Vorlesung 7

(Version 25. Dezember)

- Spezifikationen
- Spannungsverstärker
- $A = 100$, $\pm 2\%$ ($A_{ol} \rightarrow 50 * 100 = 5000$)
- $C_{load} = 10\text{pF}$, $R_{load} = \text{unendlich}$
- $C_{in} = 10\text{pF}$, $R_{in} = \text{unendlich}$
- Zeitkonstante = 10ns (Bandbreite $1/T2\pi = 16\text{MHz}$)
- Power/Verstärker $\sim 10\text{mW}$
- SNR = 500 (Maximale Amplitude am Ausgang 500mV , Rauschen 1mV RMS)
- Input Referred Noise $\sim 10\mu\text{V}$
- $V_{DD} = 1.2\text{V}$

- $A = -g_m R_{out}$
- $R_{out} = r_{dsload} \parallel r_{dsin}$

$$V_{out}(s)/V_{in}(s) = \frac{-g_m R_{out}}{1 + sC_{out}R_{out}}$$

- Verstärker mit Gegenkopplung
- Die Annahmen sind: $A_{in} = 1$ und $\beta A_{ol} \gg 1$
- Nachteile: A_{ol} zu niedrig

$$A_{FB}(s) = \frac{A_{IN} A_{OL}(s)}{1 + \beta A_{OL}(s)} \sim - \frac{1}{\beta} \frac{1}{1 + sC_{out} / \beta g_m}$$

$$A_{OL}(s) = \frac{-g_m R_{out}}{1 + sC_{out} R_{out}}$$

- Nachteil 2. eingeschränkter Signalbereich

- Der Verstärker ist eine gesteuerte Stromquelle mit Innenwiderstand R_{out}
- R_{out} ist typischerweise größer als $10\text{ k}\Omega$
- Aber:
- Geschwindigkeit mit R_K ist von R_{out} unabhängig: $T = g_m / C_{out}$ (10p in 10ns $\rightarrow g_m = 1\text{mS}$)
- $G_m = I / 1.5 U_t \rightarrow I = 25\text{mV} * 1.5 * 1\text{mS} = 37\mu\text{A}$

- Wie kann man die Verstärkung erhöhen?
- $R_{out} = r_{ds_in} \parallel r_{ds_load}$
- $r_{ds} = E_{sat} L / I_{ds}$
- $g_m = \sqrt{2 * W/L * \mu * C_{ox} * I_{ds}}$ (starke Inversion)
- $g_m = I_{ds}/nUT$ (schwache Inversion)
- Eingangstransistor:
- $W_{++}/L_{++} \rightarrow C_{gs} ++$

- Optimierung von T_{in} :
- Wir beginnen von der Spezifikationen für den Leistungsverbrauch (z.B. 40 μ A Bias)
- Eine Transistorlänge wird angenommen: $L_{nmos} = m \cdot L_{min}$ ($m \sim 3$) (200nm)
- W wird hochskaliert bis V_{dssat} etwa 100mV wird
- $V_{dssat} = V_{gs} - V_{th} = \sqrt{I \cdot L/W / (\mu \cdot c_{ox})}$
- 100mV ist der Anfang von schwacher Inversion, weitere W -Erhöhung hilft nicht

- Optimierung von Tload:
- G_m unwichtig
- R_{ds} soll maximiert werden
- Eine V_{dssat} wird gewählt - z.B. $V_{dssat_pmos} = 2 * V_{dssat_nmos} = 200mV$
- L von etwa $2 * L_{nmos}$ wählen
- W entsprechend hoch skalieren (ungefähr $W_{nmos} = W_{pmos}$) $V_{dssat} = \sqrt{I * L / W / (\mu * c_{ox})}$
- Nach der Optimierung gilt $r_{dsin} \ll r_{dsload}$ da die Konstante E_{sat} für PMOS (6.4V/ μm) höher als für NMOS (2.4V/ μm) ist und weil L größer ist. ($r_{ds} = E_{sat} L / I_{ds}$)
- $\Rightarrow A = -g_m * r_{dsin}$

- Berechnen wir eine typische Verstärkung:
- Für schwache Inversion gilt: $g_m = I_{ds}/nU_t$ (1mSi)
- $R_{ds} \sim E_{sat} L / I_{ds}$ mit E_{sat} (NMOS) $\sim 2.4V$
- $A = - E_{sat} L / I_{ds} * I_{ds}/nU_t = m * L_{min} * E_{sat}/nU_t \sim m * 4 \sim 12$ ($L_{min} = 65nm$)
- Übungsschaltung: $A = 30$

- Kaskode ist ein Impedanzwandler
- $i_{out} \sim i_{in}$
- $R_{in} = 1/g_{m_casc}$ (klein)
- $R_{out} = g_{m_casc} * r_{dscasc} * r_{dssig}$ (groß)

- Spannungsverstärker mit Kaskode
- Eine ideale Kaskode leitet den Strom des U-I Wandlers durch
- Deshalb ist die Verstärkung durch die gleiche Formel wie ohne Kaskode gegeben
- $A = - I_{ds} * R_{out} = - g_m V_{gs} * R_{out}$
- $R_{out} = g_m r_{ds_load} || (g_m_casc * r_{ds_casc} * r_{ds})$

- $A = - I_{ds} * R_{out} = - g_m V_{gs} * R_{out}$
- Mit Kaskode: $R_{out} = g_m r_{ds_load} || (g_m_{casc} * r_{ds_casc} * r_{ds})$
- Ohne Kaskode: $R_{out} = r_{ds_load} || r_{ds}$

- AC Verhalten

$$V_{out}(s)/V_{in}(s) = \frac{-g_m R_{out}}{1 + sC_{out}R_{out}}$$

- Korrektur
- $I_{out_casc} < I_{in_casc}$

$$V_{out}(s)/V_{in}(s) = \frac{-g_m R_{out}}{1 + sC_{out} R_{out}} \left(\frac{r_{ds}}{r_{ds} + 1/g_{mcasc}} \right)$$

$$V_{out}(s)/V_{in}(s) = \frac{-g_m R_{out}}{1 + sC_{out} R_{out}}$$

- Zweite Zeitkonstante

- Typischerweise ist die Verstärkung mit Kaskode mindestens um Faktor 10 höher als ohne
- G_m ist gleich

- Nachteil: kleinerer Signalbereich (Dynamikbereich)

- Weitere Verbesserung

- Die Transistoren eines Stromspiegels werden oft mit Kaskoden erweitert
- Ziele
- 1) Ausgangswiderstand verbessern
- 2) Fehler beim Strom-Kopieren minimieren

- Ziele
- 1) Ausgangswiderstand verbessern

- Ziele
- 2) Fehler beim Strom-Kopieren minimieren
- Drain-Source Spannungen von T_{dio} und T_{out} sind gleich

- $V_{gate_c(min)} = V_{dssat_dio} + V_{dssat_c} + V_{th}$
- $V_{gate_c(max)} = V_{gate_dio} + V_{th} = V_{dssat_dio} + 2 * V_{th}$
- $V_{gate_c(max)} - V_{gate_c(min)} = V_{th} - V_{dssat_c} \rightarrow$ Kaskode muss breit genug sein damit ihre V_{dssat} kleiner als V_{th} ist
- Optimal: $V_{gate} \sim V_{gate_c(min)}$, da wir dann den größten Signalbereich am Ausgang haben.
- Es gilt $V_{out} > V_{dssat_dio} + V_{dssat_c}$

- Einfache Variante
- Keine externe Spannungsquelle
- Die Drain Potentiale von Tdio und Tout sind gleich
- $V_{out} > V_{dssat_dio} + V_{dssat_c} + V_{th}$
- Dieser Stromspiegel ist einfach zu realisieren – hat aber einen eingeschränkten Signalbereich

- Verwendung von Low threshold Transistoren
- Bedingung: $V_{gate_c} = V_{dssat_dio} + V_{th_dio} > V_{dssat_dio} + V_{dssat_c} + V_{th_casc}$ (min)
- Funktioniert wenn $V_{th_dio} > V_{dssat_c} + V_{th_casc}$

- $V_{out_min} = V_{dssat_in} + V_{dssat_casc}$
- $V_{out_max} = V_{DD} - V_{dssat_load}$
- Annahmen: NMOS: $V_{dssat} \sim 100\text{mV}$, PMOS $V_{dssat} \sim 200\text{mV}$, Die Schwelle-Spannung ist etwa 400mV (65nm Technologie).
- $V_{out_min} \sim 200\text{mV}$
- $V_{out_max} \sim V_{DD} - 200\text{mV}$

- $V_{out\ DC} = V_{in\ DC} = 500mV$
- 350nm Technologien: $V_{DD} = 3.3V$, $V_{plus} = 2.6V$, $V_{minus} = 300mV$, Signal: 2.9V
- 180nm Technologien: $V_{DD} = 1.8V$, $V_{plus} = 1.1V$, $V_{minus} = 300mV$, Signal: 2.4V
- 65nm Technologie: $V_{DD} = 1.2V$, $V_{plus} = 0.5V$, $V_{minus} = 300mV$, Signal: 800mV
- Asymmetrie

- Kaskode kann auch Ströme addieren

- PMOS Kaskode im Spannungsverstärker

- PMOS Bias-Stromquelle wird benutzt um einen richtigen Arbeitspunkt von Kaskode zu erreichen

- NMOS Stromquelle als Last

- Kleinsignalschaltung
- Wir entfernen alle konstanten Stromquelle
- Gefaltete Kaskode
- $A = -g_{min} * R_{out}$
- $R_{out} = r_{dsload} \parallel (g_{mcasc} * r_{dscasc} * R_{dsin})$
- Korrektur für $I_{out_casc} < I_{in_casc}$: $g_{mcasc} * R_{dsin} / (1 + g_{mcasc} * R_{dsin})$

- Großsignalschaltung
- Es macht Sinn I_{Load} relativ klein und I_{Bias} groß zu wählen
- $A \approx -g_{min} * r_{ds_load}$
- Wir möchten sowohl g_m als auch r_{ds_load} maximieren
- Für eine große g_m muss der Bias-Strom (DC-Strom) durch den Eingangstransistor groß sein.
- Für einen großen Widerstand r_{ds_load} muss der Biasstrom durch die Last klein sein

- Im Fall von gefalteter Kaskode erreichen wir beide Bedingungen durch $I_{NLoad} < I_{PBias}$.
- Da der Biastrom im Last-Element klein ist, und sein r_{ds} groß, brauchen wir normalerweise keinen Stromspiegel mit Kaskode
- Beachten wir aber die Korrektur wegen $I_{casc_in} < I_{casc_out}$: $g_{m_{casc}} \cdot R_{dsin} / (1 + g_{m_{casc}} \cdot R_{dsin})$
- Es gilt $I_{casc_in} \ll I_{casc_out}$ für $g_{m_{casc}} \sim 1/r_{dsin}$
- Gute Wahl: $I_{load} = 10\% I_{bias}$

- Spannungsbereich
- $V_{dssat\ PMOS} = 200\text{mV}$, $V_{dssat\ NMOS} = 100\text{mV}$, $V_{dssat_cascode} = 100\text{mV}$
- $V_{out_min} \sim 100\text{mV}$
- $V_{out_max} \sim V_{DD} - 300\text{mV}$
- $V_{out_DC} = V_{SSA} + 500\text{mV}$.